Docket No.: P-0576 PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Yu-Seock YANG, Sung-Gue LEE, Yong-Soon JANG, and Hyung-Kun KIM

Serial No.: New U.S. Patent Application

Filed:

August 20, 2003

Customer No.: 34610

For:

PLATING METHOD FOR PCB

TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

U.S. Patent and Trademark Office 2011 South Clark Place Customer Window Crystal Plaza Two, Lobby, Room 1B03 Arlington, Virginia 22202

Sir:

At the time the above application was filed, priority was claimed based on the following application:

Korean Patent Application No. 55977/2002 filed September 14, 2002

A copy of each priority application listed above is enclosed.

Respectfully submitted, FLESHNER & KIM, LLP

Muslously

Carl R. Wesolowski Registration No. 40,372

P.O. Box 221200 Chantilly, Virginia 20153-1200 703 502-9440 CRW/jab

Date:

August 20, 2003

대 한 민 국 특 허 청 KOREAN INTELLECTUAL

PROPERTY OFFICE

별첨 사본은 아래 출원의 원본과 동일함을 증명함**.**

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출 원 번 호

10-2002-0055977

Application Number

출 원 년 월 일 Date of Application

인

2002년 09월 14일

SEP 14, 2002

출 원 Applicant(s) 엘지전자 주식회사 LG Electronics Inc.



2003

. . . 05

₂₁ 27

의

특 허 청

COMMISSIONER

【서지사항】

【서류명】 특허출원서

【권리구분】 특허

【수신처】 특허청장

【참조번호】 0001

【제출일자】 2002.09.14

【발명의 명칭】 인쇄회로기판의 도금방법

【발명의 영문명칭】 Plating method for PCB

【출원인】

【명칭】 엘지전자 주식회사

【출원인코드】 1-2002-012840-3

【대리인】

【성명】 박동식

【대리인코드】 9-1998-000251-3

【포괄위임등록번호】 2002-026888-0

【대리인】

【성명】 김한얼

[대리인코드] 9-1998-000081-9

【포괄위임등록번호】 2002-026886-5

【발명자】

【성명의 국문표기】 양유석

【성명의 영문표기】YANG, Yu Seock【주민등록번호】740202-1069114

【우편번호】 151-878

【주소】 서울특별시 관악구 신림12동 598-164

【국적】 KR

【발명자】

【성명의 국문표기】 이성규

【성명의 영문표기】 LEE,Sung Gue

【주민등록번호】 610527-1041615

【우편번호】 445-973

【주소】 경기도 화성군 태안읍 반월리 신영통 현대아파트 301-1201

【국적】 KR

【발명자】

【성명의 국문표기】 장용순

【성명의 영문표기】JANG, Yong Soon【주민등록번호】720711~1109313

【우편번호】 447-060

[주소] 경기도 오산시 원동 814-2 운암청구아파트 103동 1606호

【국적】 KR

【발명자】

【성명의 국문표기】 김형근

【성명의 영문표기】KIM, Hyung Kun【주민등록번호】540107-10111111

【우편번호】 435-743

【주소】 경기도 군포시 산본2동 LG백합아파트아파트 1128-201

【국적】 KR

【취지】 특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대

리인 박동

식 (인) 대리인 김한얼 (인)

【수수료】

【기본출원료】20면29,000원【가산출원료】5면5,000원【우선권주장료】0건0원

【심사청구료】 0 항 0 원

【합계】 34,000 원

【첨부서류】 1. 요약서·명세서(도면)_1통

【요약서】

[요약]

본 발명은 인쇄회로기판의 도금방법에 관한 것이다. 본 발명에서는 본딩패드, 볼패드 등의 연결패드와 연결되며 인쇄회로기판의 회로를 구성하는 회로패턴을 이용하여 연결패드에 전원을 공급하여 연결패드에 금도금층을 형성하는 방법에 관한 것이다. 즉, 본발명에서는 금도금이 이루어져야 하는 연결패드(40,40')가 구비되는 반대면 전체에 전해질층(60)을 형성하고, 상기 전해질층(60)과 스루홀(36) 및 연결패턴(42)을 통해 연결패드(40,40')로 전원을 공급한다. 이때, 상기 전해질층(60) 표면에는 내도금성레지스트(70)를 형성하여 전해질층(60)에 금도금이 수행되지 않도록 한다. 상기 전해질층(60)과 내도금성 레지스트(70)는 금도금작업 후에 완전히 제거되어 인쇄회로기판에 남아 있지 않게 된다. 이와 같은 본 발명에 의하면 연결패드(40,40') 등의 주변에 불필요한 전도성층이 남지 않게 되어 인쇄회로기판의 품질이 향상되는 이점이 있다.

【대표도】

도 4h

【색인어】

인쇄회로기판, 도금, 전원공급, 전해질층

【명세서】

【발명의 명칭】

인쇄회로기판의 도금방법{Plating method for PCB}

【도면의 간단한 설명】

도 1은 종래 기술에 의한 인쇄회로기판의 요부 구성을 보인 평면도.

도 2는 종래 기술에 의한 인쇄회로기판의 요부 구성을 보인 단면도.

도 3은 종래 기술에 의한 인쇄회로기판의 전원공급구조의 문제점을 설명하기 위한 평면도.

도 4a에서 도 41은 본 발명에 의한 인쇄회로기판의 도금방법의 바람직한 실시예를 순차적으로 보인 부분단면도.

도 5a에서 도 5e는 본 발명 실시예의 도금방법을 주요공정을 보인 평면도.

* 도면의 주요 부분에 대한 부호의 설명 *

30: 기재 31,32: 회로패턴

34: 금속층 36: 스루홀

40: 본딩패드 40': 볼패드

42: 연결패턴 45,45': 전원연결부

50: 포토레지스트 60: 전해질층

70: 마스크 80: 금도금층

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

<13> 본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 인쇄회로기판의 연결패드 표면에 전기전도성을 높이기 위한 도금을 수행하는 방법에 관한 것이다.

- <14>도 1 및 도 2에는 종래 기술에 의한 인쇄회로기판의 도금용 전원공급구조가 도시되어 있다. 제시된 도면에서는 다수개의 단위인쇄회로기판(1a,1b)을 하나의 인쇄회로기판 (1)에 형성하여 최종적으로 인접한 단위인쇄회로기판(1a,1b)을 분리하여 완성하는 것이 도시되어 있다. 그리고, 도 1은 상기와 같이 다수개의 단위인쇄회로기판(1a,1b)이 인접하는 부분의 일부 및 그 표면 구성의 요부를 보인 것이다.
- <15> 도면들에 도시된 바에 따르면, 상기 인쇄회로기판(1)에는 그에 장착되는 반도체칩(도시되지 않음)과의 전기적 연결을 위한 와이어가 연결되는 본딩패드(3)가 형성된다. 그리고 상기 인쇄회로기판(1)에는 다른 인쇄회로기판과의 연결을 위한 솔더볼이 형성되는 볼패드(4)도 형성된다. 이와 같은 본딩패드(3)와 볼패드(4)를 통틀어 연결패드라고도 한다. 그리고 상기 인쇄회로기판(1)의 내부에는 단일층 또는 다층으로 회로패턴이 형성된다.
- <16> 상기 본딩패드(3), 볼패드(4) 및 회로패턴들은 구리재료를 에칭등의 방법으로 가공하여 형성하는데, 상기 본딩패드(3)와 볼패드(4)와 같은 연결패드에는 골드와이어나 솔더볼 등과의 전기전도성을 높이기 위해 표면에 금도금처리를 한다. 이와 같은 금도금처리는 인쇄회로기판(1)의 내외부에 회로패턴을 형성한 후에 실시하는 것이 일반적이다.

한편, 상기 본딩패드(3)와 볼패드(4)에 금도금을 위한 전원을 공급하기 위해 상기 인쇄회로기판(1)에는 전원선(5)과 인입선(6)이 형성된다. 상기 전원선(5)은 단위인쇄회 로기판(1a,1b)의 사이를 따라 소정의 폭으로 길게 형성되고, 상기 인입선(6)은 상기 전 원선(5)과 상기 각각의 본딩패드(3)와 볼패드(4)를 연결하도록 상기 전원선(5)에서 상기 본딩패드(3)와 볼패드(4)를 향해 연장되어 형성된다. 상기 전원선(5)은 상기 인입선(6) 에 비해 많은 전류가 동시에 흐르므로 인입선(6)보다 그 폭이 크게 형성된다.

<18> 이와 같이 인입선(6)과 전원선(5)을 형성하여 상기 전원선(5)과 인입선(6)을 통해 전기를 상기 본딩패드(3)와 볼패드(4)로 공급하여 금도금을 수행한다.

스리고, 인쇄회로기판(1)의 제조가 완성되면 각각의 단위인쇄회로기판(1a,1b)으로 분리하는 작업을 하게 되는데, 이는 라우터(router)라는 장비를 사용한다. 즉, 상기 라 우터의 톱날이 가상의 라우터절단선(7)을 통과하도록 하여 인쇄회로기판(1)을 각각의 단 위인쇄회로기판(1a,1b)으로 분리한다. 상기 라우터절단선(7) 즉, 라우터 톱날의 폭은 전 원선(5)의 폭보다 크므로 절단 작업시에 상기 전원선(5)은 제거되고, 좌,우측의 인입선 (6)과 상하의 인입선은 전기적으로 단락된 상태로 된다.

<20> 그러나 상기한 바와 같은 종래 기술에서는 다음과 같은 문제점이 있다.

(4)에서 완전히 제거되지 않고 소정의 길이만큼 잔류되어 있다. 이와 같은 인입선(6)은 단위인쇄회로기판(1a,1b)이 사용될 때, 주변회로와의 간섭을 일으키거나 전류소모를 증가시키고 신호의 흐름을 저해하는 요소로 작용한다. 이를 해소하기 위해, 종래에는 본딩패드(3)나 볼패드(4)에 금도금을 수행한 후 본 딩패드(3)나 볼패드(4)에 연결된 인입선(6)을 에칭등의 방법으로 제거한다. 하지만 인입 선(6)의 제거시에 에칭액이 상기 본딩패드(3)나 볼패드(4) 영역까지 침입하여 본딩패드 (3)나 볼패드(4)가 제거되는 것을 방지하기 위해 도 3에 도시된 바와 같이 본딩패드(3) 나 볼패드(4)에서 일정 길이만큼 잔류인입선(6')을 두고 인입선(6)을 제거한다.

<23> 따라서, 종래 기술에서는 인입선(6)을 제거하더라도 상기 잔류인입선(6')이 남아 여전히 상기한 바와 같은 문제점이 정도의 차이는 있으나 존재하게 된다.

<24> 그리고, 종래 기술에서는 인입선(6)의 제거 작업이 회로공정 후에 실시되어 솔더리지스트 처리작업이 어렵게 되는 문제점이 발생하게 된다.

【발명이 이루고자 하는 기술적 과제】

<25> 따라서 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 잔류인입선의 발생이 없는 인쇄회로기판의 도금방법을 제공하는 것이다.

【발명의 구성 및 작용】

《6》 상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 인쇄 회로기판의 회로를 구성하며 연결패드에 연결된 회로패턴을 금도금층을 형성하기 위한 전원공급선으로 사용하는 방법을 제시하는 것으로, 다수개의 연결패드가 구비되고 연결 패드에 연결되는 회로패턴을 기재의 표면에 구비하는 인쇄회로기판에 있어서, 회로패턴 이 형성된 기재의 표면중 적어도 연결패드와 전원공급을 위한 전원연결부를 제외한 부분 에 포토리지스트를 도포하는 단계와, 도금층이 형성된 연결패드가 구비되는 반대면에 전 해질층을 형성하는 단계와, 상기 전해질층을 내도금성 레지스트로 마스킹하는 단계와, 상기 전해질층에 전원을 공급하여 상기 전해질층이 형성된 반대면의 연결패드에 도금층을 형성하는 단계와, 상기 내도금성 레지스트와 전해질층을 제거하는 단계를 포함하여 구성된다.

- <27> 상기 전해질층은 기재의 양측 표면 전체에 동시에 형성되고, 도금층이 형성될 연결 패드가 구비된 표면의 전해질층은 상기 내도금성 레지스트의 도포후에 제거된다.
- <28> 상기 전원연결부는 상기 연결패드에 도금층을 형성하고 내도금성 레지스트를 제거한 후에 포토레지스트로 차폐된다.
- <29> 상기 도금층이 형성된 반대면의 연결패드에 도금층을 형성하기 위해 전해질층을 도 포하는 단계부터 내도금성 레지스트와 전해질층을 제거하는 단계를 반복한다.
- <30> 상기 전해질층은 무전해 도금법에 의해 연결패드와 포토레지스트 표면에 형성된다.
- <31> 상기 무전해 도금법에 의해 형성된 전해질층상에 전해도금법을 사용하여 전해질층
 의 두께를 원하는 두께로 형성한다.
- 본 발명의 다른 특징에 따르면, 본 발명은 다수개의 연결패드가 구비되고 연결패드에 연결되는 회로패턴을 기재의 일측표면에 구비하는 인쇄회로기판에 있어서, 상기 회로패턴을 기재에 형성된 전원연결부와 전기적으로 연결시키는 단계와, 상기 연결패드를 제외한 부분을 금도금 레지스트로 덮어 차폐하는 단계와, 상기 전원연결부에 전원을 공급하여 상기 연결패드에 금도금층을 형성하는 단계와, 상기 회로패턴과 상기 전원연결부를 전기적으로 단락시키는 단계를 포함하여 구성된다.

<33> 이와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 도금방법에 의하면 전기 전도성 향상을 위해 금도금이 되는 연결패드에 불필요한 도전성층이 구비되지 않아 인쇄 회로기판의 품질이 좋아지는 이점이 있다.

- <34> 이하 본 발명에 의한 인쇄회로기판의 도금방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
- <35> 도 4에는 본 발명 실시예의 인쇄회로기판의 도금방법이 순차적으로 도시되어 있다.
- 전저, 기재(30)는 하나의 절연층(31)이거나 적어도 하나 이상의 절연층(31)과 회로 패턴(32)이 구비된 회로패턴층으로 구성된다. 예를 들어 기재(30)의 내부에 다수개의 회로패턴층이 형성되는 것을 다층 인쇄회로기판이라 한다. 상기 기재(30)의 표면에도 회로 패턴(32)이 형성된다. 본 실시예에서는 설명의 편의를 위해 동장적층판(CCL)을 사용하여 몇단계을 공정을 거쳐 내부에 다수개의 회로패턴층이 형성된 기재(30)를 도 4a에 도시하고 있다.
- <37> 상기 기재(30)의 표면에는 아직 회로패턴(32)이 형성되지 않은 금속층(34)이 구비되어 있고, 기재(30) 내부의 회로패턴(31)과 이후에 형성될 표면의 회로패턴(32)의 전기적 연결을 위해 스루홀(36)이 형성된다.
- <38> 다음으로 상기 스루홀(36)의 내면과 상기 금속층(34)의 표면에 도금을 통해 도금층(38)을 형성한다. 이와 같이 도금층(38)이 형성된 기재(30)가 도 4b에 잘 도시되어 있다. 상기 금속층(34)과 도금층(38)은 이후의 공정을 통해 회로패턴(32)을 형성한다.

《39》 상기 금속층(34)과 도금층(38)을 선택적으로 노광, 에칭하는 공정을 통해 기재(30)의 표면에 회로패턴(32)을 형성한다. 이와 같이 회로패턴(32)이 형성된 상태가 도 4c에 도시되어 있다. 상기 기재(30)의 표면에 형성된 회로패턴(32)중에는 본딩패드(40)가 있다. 상기 본딩패드(40)는 인쇄회로기판에 실장되는 반도체칩과의 전기적인 연결을 위한 골드와이어의 일측이 연결되는 부분이다. 한편, 상기 본딩패드(40)와 스루홀(36)에 형성된 도금층(38)과는 연결패턴(42)을 통해 전기적으로 연결된다. 상기 연결패턴(42)도 회로패턴(32)의 일종이다.

한편, 일반적으로 본딩패드(40)가 형성되는 면의 반대쪽 면에는 볼패드(40')가 형성된다. 상기 볼패드(40')는 별도의 인쇄회로기판과의 전기적 연결을 위한 솔더볼이 구비되는 부분이다. 이와 같은 본딩패드(40)와 볼패드(40')를 통틀어 연결패드라 칭하기로한다. 이와 같은 연결패드 들은 전기전도성이 좋아야 하므로 그 표면에 금도금층을 형성하는 것이 일반적이다. 상기 볼패드(40')와 스루홀(36)에 형성된 도금층(38)은 역시연결패턴(42)에 의해 전기적으로 연결된다. 이와 같은 상태가 도 4c에 잘 도시되어 있다

다음으로 상기 기재(30)의 표면에는 포토리지스트(50)가 도포된다. 상기 포토리지스트(50)는 상기 회로패턴(32)(연결패턴(42)포함)을 보호하는 역할을 한다. 이때 상기 포토리지스트(50)는 연결패드(40,40')에는 도포되지 않는다. 일반적으로 상기 포토리지스트(50)를 기재(30)의 표면 전체에 도포하고 상기 본딩패드(40)와 볼패드(40')부분의 것을 별도로 제거하는 방식으로 작업이 진행된다. 그리고, 상기 연결패드(40,40')의 표면에 금도금층(80)을 형성하기 위한 전원연결부(45,45')가 각각의 표면에 구비된다. 상기 전원연결부(45,45')는 상기 포토리지스트(50)의 일부를 제거하여 상기 회로패턴(32)

· 1020020055977 출력 일자: 2003/5/29

이 외부로 드러나게 한 것이다. 본 실시예에서는 상기 스루홀(36) 근처의 회로패턴(32) 이 일부 드러나게 형성된다. 이와 같은 상태가 도 4d에 도시되어 있다.

- 다음으로, 상기 기재(30)의 표면에 전해질층(60)을 형성한다. 상기 전해질층(60)은 무전해 도금법으로 형성된다. 상기 전해질층(60)은 동으로 형성되는 것이 바람직하다. 여기서 무전해 도금법으로 전해질층(60)을 형성하는 것은 포토리지스트(50)의 표면에도 전해질층(60)이 잘 형성되도록 하기 위함이다. 한편, 상기 전해질층(60)을 형성함에 있어서, 무전해 도금법으로 일정 두께를 형성하고, 나머지는 전해도금법으로 형성할 수 있다.
- 또한 상기 전해질층(60)은 스퍼터링 방식으로 형성하는 것도 가능하다. 상기 전해 질층(60)은 이후의 공정에서 제거되므로 제거의 용이함을 위해 가능한 얇은 두께로 형성하는 것이 바람직하다. 여기서 상기 무전해 도금법으로 형성되는 전해질층(60)의 두께는 0.3 ~ 0.7μm이다. 도 4e에는 상기 전해질층(60)의 기재(30)의 양 표면에 형성된 것이 도시되어 있다. 그리고 도 5a에는 본딩패드(40)가 구비된 표면 전체에 전해질층(60)이 형성된 상태가 도시되어 있다.
- 상기 본딩패드(40)의 표면에 금도금층(80)을 형성하는 것을 설명한다. 이를 위해 상기 본딩패드(40)가 형성되는 반대면에 내도금성 레지스트(70)로 마스킹을 한다. 이와 같은 상태가 도 4f에 도시되어 있다.
- 스타 그리고, 금도금층(80)이 형성되는 본딩패드(40)가 구비된 쪽 표면의 전해질층(60)을 에칭등의 방법으로 제거한다. 이때 볼패드(40')가 형성된 면의 전해질층(60)은 내도 금성 레지스트(70)로 덮여 있어 제거되지 않는다. 이와 같은 상태가 도 4g 및 도 5b에 도시되어 있다. 여기서 상기 전해질층(60)을 금도금층(80)이 형성되는 면에는 형성하지

않는 방법도 있다. 이와 같이 되면 전해질층(60)을 한면에만 형성하면 되고 금도금층 (80)이 형성되는 면의 전해질층(60)을 제거하는 작업을 하지 않아도 된다.

<46> 상기와 같은 상태에서 외부로부터 상기 전원연결부(45)를 통해 전원(P)을 공급하면 상기 전해질층(60), 스루홀(36), 연결패드(42)을 거쳐 본딩패드(40)로 전기가 공급되고, 상기 본딩패드(40)의 표면에 금도금층(80)이 형성된다. 상기 볼패드(40')가 형성된 면은 내도금성 레지스트(70)로 덮여 있어 금도금층이 형성되지 않는다.

이와 같이 본딩패드(40)에 금도금층(80)을 형성하고 나면 기재(30)의 하면에 형성된 상기 내도금성 레지스트(70)와 전해질층(60)을 제거하고, 상기 전원연결부(45)로 작용한 회로패턴을 포토레지스트(50)로 덮어 노출되지 않게 한다.(도 4i 참고) 여기서 도 5c에는 도 4i 상태에서 기재(30)의 본딩패드(40)가 구비되는 면의 평면도가 도시되어 있고, 도 5d에는 본딩패드(40)가 구비되는 면의 병면도가 도시되어 있다.

다음으로 상기 볼패드(40')에 금도금층(80)을 형성하는 과정을 설명한다. 상기 볼패드(40')에 금도금층(80)을 형성하기 위해서는 다시 전해질층(60)을 기재(30)의 양 표면에 형성한다. 따라서, 상기 본딩패드(40)가 형성된 면은 전원연결부(45')에 전해질층 (60)이 형성됨에 따라 하면의 볼패드(40')가지 전기적으로 연결된다. 그리고 볼패드(40')가 구비되는 반대쪽 면(즉, 본딩패드(40)가 형성된 면)의 전해질층(60)을 내도금성 레지스트(70)로 도포한다. 이와 같은 상태가 도 4j에 도시되어 있다. 물론, 여기서도 상기 내도금성 레지스트(70)를 도포 한 후에, 상기 볼패드(40')가 구비되는 면의 전해질층(60)을 예칭등의 방법으로 제거한다. 이때, 상기 볼패드(40')가 구비되는 면에는 미리 전해질층(60)을 형성하지 않을 수도 있따.

<49> 상기와 같은 상태에서 외부의 전원(P)으로부터 상기 전해질층(60), 전원연결부 (45'), 스루홀(36) 및 연결패드(42)을 거쳐 볼패드(40')로 전원을 공급하여 상기 볼패드 (40')의 표면에 금도금층(80)을 형성한다. 이와 같이 금도금층(80)을 형성하는 단계가 도 4k에 도시되어 있다.

- <50> 다음으로, 상기 내도금성 레지스트(70)와 전해질층(60)을 제거하고, 전원연결부 (45')를 포토레지스트(50)로 덮어 외부로 노출되지 않게 한다. 이와 같은 상태가 도 41에 도시되어 있다. 그리고, 도 41의 상태에 대응되는 상기 볼패드(40')가 형성된 면의 평면도가 도 5e에 도시되어 있다.
- <51> 본 발명의 실시예에서는 본딩패드(33)에 한정하여 설명하고 있으나, 실제로 본 발명은 볼패드나 연결단자 등 전기전도성의 향상을 위해 금도금이 이루어져야 하는 부분에는 어디라도 적용될 수 있다.

【발명의 효과】

- <52> 위에서 상세히 설명한 바와 같이, 본 발명에 의한 인쇄회로기판의 도금방법에서는 표면에 형성된 회로패턴을 보호하는 포토리지스트를 도포한 상태에서 금도금층이 형성되는 반대면에 전해질층을 형성하여 전원을 공급하여 연결패드에 금도금작업을 수행하도록하였다.
- <53> 그리고, 상기 전해질층은 금도금작업이 끝나고 나면 완전히 제거하게 되므로 연결 패드에 금도금층을 형성하기 위해 인쇄회로기판의 회로를 구성하며 연결패드에 연결된 회로패턴을 이용하여 전원을 공급하여 별도의 전원공급을 위한 인입선이 필요없게 되고,

금도금층 형성후에 인쇄회로기판에 불필요하게 남아 있는 금속층이 없어지게 되어 인쇄 회로기판의 품질이 좋아지는 효과를 얻을 수 있다.

【특허청구범위】

【청구항 1】

다수개의 연결패드가 구비되고 연결패드에 연결되는 회로패턴을 기재의 표면에 구비하는 인쇄회로기판에 있어서,

회로패턴이 형성된 기재의 표면중 적어도 연결패드와 전원공급을 위한 전원연결부 를 제외한 부분에 포토리지스트를 도포하는 단계와,

도금층이 형성된 연결패드가 구비되는 반대면에 전해질층을 형성하는 단계와,

상기 전해질층을 내도금성 레지스트로 마스킹하는 단계와,

상기 전해질층에 전원을 공급하여 상기 전해질층이 형성된 반대면의 연결패드에 도 금층을 형성하는 단계와,

상기 내도금성 레지스트와 전해질층을 제거하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 도금방법.

【청구항 2】

제 1 항에 있어서, 상기 전해질층은 기재의 양측 표면 전체에 동시에 형성되고, 도금층이 형성될 연결패드가 구비된 표면의 전해질층은 상기 내도금성 레지스트의 도포후에 제거됨을 특징으로 하는 인쇄회로기판의 도금방법.

【청구항 3】

제 1 항에 있어서, 상기 전원연결부는 상기 연결패드에 도금층을 형성하고 내도금 성 레지스트를 제거한 후에 포토레지스트로 차폐됨을 특징으로 하는 인쇄회로기판의 도 금방법.

【청구항 4】

제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 도금층이 형성된 반대면의 연결패드에 도금층을 형성하기 위해 전해질층을 도포하는 단계부터 내도금성 레지스트와 전해질층을 제거하는 단계를 반복함을 특징으로 하는 인쇄회로기판의 도금방법.

【청구항 5】

제 4 항에 있어서, 상기 전해질층은 무전해 도금법에 의해 연결패드와 포토레지스 트 표면에 형성됨을 특징으로 하는 인쇄회로기판의 도금방법.

【청구항 6】

제 5 항에 있어서, 상기 무전해 도금법에 의해 형성된 전해질층상에 전해도금법을 사용하여 전해질층의 두께를 원하는 두께로 형성함을 특징으로 하는 인쇄회로기판의 도 금방법.

【청구항 7】


다수개의 연결패드가 구비되고 연결패드에 연결되는 회로패턴을 기재의 일측표면에 구비하는 인쇄회로기판에 있어서,

- 상기 회로패턴을 기재에 형성된 전원연결부와 전기적으로 연결시키는 단계와,
- 상기 연결패드를 제외한 부분을 금도금 레지스트로 덮어 차폐하는 단계와,
- 상기 전원연결부에 전원을 공급하여 상기 연결패드에 금도금층을 형성하는 단계와


상기 회로패턴과 상기 전원연결부를 전기적으로 단락시키는 단계를 포함하여 구성 됨을 특징으로 하는 인쇄회로기판의 도금방법.

【도면】


[도 1]




[도 2]




[도 3]




【도 4a】




【도 4b】




[도 4c]




【도 4d】




[도 4e]




【도 4f】



[도 4g]




[도 4h]




. 1020020055977

출력 일자: 2003/5/29


【도 4i】



[도 4j]




【도 4k】







【도 41】



【도 5a】




【도 5b】






[도 5c]



[도 5d]



[도 5e]

